EMV-konformes Leiterplatten- und IC-Design in der Entwicklung

Das Seminar befasst sich mit den einzelnen Bausteinen einer Elektronikentwicklung und ihrem Beitrag zum Gesamtverhalten bezüglich der elektromagnetischen Verträglichkeit. In diesem Seminar stehen die passiven und aktiven elektronischen Bauelemente sowie die Leiterplatte im Fokus der Betrachtung. Die Teilnehmer erhalten neue Ansätze einer strukturierten Anschauungsweise für die Erstellung von Stromlaufplänen, welche gepaart mit Simulationsansätzen eine zielführende Leiterplattenentwicklung ermöglichen sollen. Neben vielen Beispielen aus der Praxis werden die grundsätzlichen Problemstellungen des Leiterplattendesigns und deren Lösungsmöglichkeiten verdeutlicht.

Ein weiterer Themenschwerpunkt befasst sich mit dem Thema High-Speed-Design. Hier werden die grundlegenden Fragstellungen bezüglich Signal Integrity, Lagenaufbau und Terminierung anschaulich erörtert. Als Ergänzung zum Leiterplattendesign wird der Beitrag von integrierten Schaltkreisen und ihr Einfluss bezüglich Emission und Störfestigkeit einer Elektronik analysiert. Durch die immer schneller werdenden Schaltvorgänge in den integrierten Schaltkreisen stellen sie eine Schlüsselkomponente in Bezug auf die EMV dar. Um entsprechende schaltungstechnische Abhilfen zu schaffen, müssen auch die klassischen passiven Bauelemente, wie Widerstand, Spule und Kondensator betrachtet werden. Hier wird mittels Simulationsbeispielen einer Filterentwicklung der Einfluss ihres charakteristischen Verhaltens sowie die Auswirkungen einer mangelhaften und optimierten Filterauslegung aufgezeigt. In der modernen Elektronikentwicklung gewinnen auch Schaltnetzteile immer mehr an Bedeutung. Aus Sicht der EMV stellen sie eine Herausforderung für jeden Schaltungsentwickler dar.

Im Seminar wird auf die unterschiedlichen Topologien und ihr entsprechendes EMV-Verhalten detailliert eingegangen, um künftig eine Hilfestellung bei der Entwicklung bzw. bei der Schaltungsauswahl zu geben.

Das Ziel dieses Seminars ist es, Kenntnisse über die Grundlagen eines EMV-gerechten Leiterplattendesigns zu vermitteln. Durch praxisnahe Beispiele erhält der Teilnehmer Einblick in eine strukturierte Vorgehensweise bei der Designerstellung, die neben der Stromlaufplanerstellung das EMV-Verhalten aktiver und passiver Bauelemente beinhaltet und auch die Möglichkeiten einer simulationsunterstützten EMV-Analyse aufzeigt.

Teilnehmerkreis

Ingenieure, Techniker, Layouter und Entwickler für elektronische Baugruppen